Use este identificador para citar ou linkar para este item:
http://hdl.handle.net/123456789/2457
Registro completo de metadados
Campo DC | Valor | Idioma |
---|---|---|
dc.contributor.author | Guardia, Hélio Crestana | - |
dc.date.accessioned | 2015-06-01T16:49:05Z | - |
dc.date.available | 2015-06-01T16:49:05Z | - |
dc.date.issued | 2015-06-01 | - |
dc.identifier.uri | http://livresaber.sead.ufscar.br:8080/jspui/handle/123456789/2457 | - |
dc.description.abstract | O material apresenta a estrutura geral de um subsistema de Entrada/Saída, seus princípios do tratamento e complexidade. Destaca assuntos como: Hardware de E/S; Estrutura típica do barramento do PC; Comunicação entre CPU e controladoras; Endereços de algumas portas de I/O do PC; E/S programada – Polling; E/S por Interrupções; e Vetor de eventos do Intel Pentium. O material também trata do Acesso Direto à Memória e a operação de transferência por DMA; os dispositivos de Rede; as operações do subsistema de E/S (Escalonamento, Buferização, Caching, Spooling, Reserva de dispositivo); o tratamento de erros e as operações que podem estar sujeitas a falhas; e por fim, tratamento de requisições de E/S e o ciclo de vida de uma requisição de E/S. | pt_BR |
dc.language.iso | pt_BR | pt_BR |
dc.subject | Sistemas operacionais; Hardware | pt_BR |
dc.title | Gerenciamento de Entrada e Saída | pt_BR |
dc.type | Apresentacao | pt_BR |
dc.description.discipline | Sistemas Operacionais | pt_BR |
dc.description.course | Sistemas de Informação | pt_BR |
Aparece nas coleções: | Textos e apresentações |
Arquivos associados a este item:
Arquivo | Descrição | Tamanho | Formato | |
---|---|---|---|---|
SO_-_AT1-_Slides_Gerencia_de_ES.pdf | apresentação | 865,37 kB | Adobe PDF | Visualizar/Abrir |
Este arquivo é protegido por direitos autorais |
Este item está habilitado sob uma Licença Creative Commons